关于8位移位寄存器，vhdl是如何表示的？用vhdl表示八位寄存器的程序如下:libraryieeeuse IEEE . STD _ logic _ 1164 . all；use IEEE . STD _ logic _ unsigned . all；entity aisport(clk:instd _ logic；data _ in:instd _ logic；data _ out:out STD _ logic _ vector(7 downto 0))；//将输出定义为8位向量；恩达；architctureartafois//程序体；signal temp:STD _ logic _ vector(7 down to 0)；Beginprocess(clk)//进程体；Beginifrising_edge(clk)然后//等待脉冲的上升沿；临时雇。
1、VHDL求解~~~
library IEEE；use IEEE . STD _ logic _ 1164 . all；使用IEEE。STD_LOGIC_UNSIGNED所有；entity mini _ projisport(clk:instd _ logic；en:instd _ logic；up down:instd _ logic；m _ reset:instd _ logic；p _ load:instd _ logic；p:instd _ logic _ vector(4 down to 0)；q:out STD _ logic _ vector(4 down to 0))；endmini _ projarchitectureflowofmini _ projissignalcount _ SIG:STD _ logic _ vector(4 downto 0)；beginprocess(en，
2、8位并入并出移位寄存器用VHDL怎么写?16选1选择器,怎么写?
1.process(CLK，CLRN)beginifCLRN0 然后q[7:0] 0 )；elsifCLKeventandCLK1 然后fLDN0 然后Q[7:0。